ASIC Digital Design Verification Principal Engineer
In dieser Position entwickelst du Verifikationsumgebungen für Interface IP-Protokolle, führst detaillierte Testpläne durch und mentorierst Junior Ingenieure in der Verifizierung mittels System Verilog und UVM.