Senior Engineer Digital IP
In dieser Rolle entwickelst du qualitativ hochwertigen RTL in System Verilog, betreibst Integration und Debugging von digitalen IP-Blöcken. Du arbeitest eng mit den Teams für Verifikation und Architektur zusammen, um Designqualität zu sichern.